FIELD EFFECT TRANSISTOR AND ITS MANUFACTURE

Patent Number:

JP7193224

Publication date:

1995-07-28

Inventor(s):

MARUHASHI KENICHI

Applicant(s):

NEC CORP

Requested Patent:

☐ JP7193224

Application Number: JP19930330552 19931227

Priority Number(s):

IPC Classification:

H01L29/778; H01L21/338; H01L29/812; H01L21/306; H01L21/308

EC Classification:

Equivalents:


JP2669325B2


Abstract


PURPOSE:To provide a two-dimensional electron gas electric field transistor which has an even threshold voltage value and to provide a method for manufacturing such a transistor.

CONSTITUTION:On a semi-insulating GaAs substrate I, an undoped GaAs buffer layer 2, an undoped In0.2Ga0.8As channel layer 3, an Al0.2Ga0.8As electron feeder layer 4 which is doped into an n type, an undoped In0.5Al0.5 As etching stop layer 5, and a GaAs cap layer which is doped into an n type are grown. Then, a source electrode 7 and a drain electrode 8 are formed on the GaAs cap layer 6 by evaporation or by a heat treatment alloy process. Then, using an etchant including a succinic acid or tartaric acid, the GaAs cap layer 6 formed on the undoped In0.5Al0.5As etching stop layer 5 is selectively removed by etching to form a recess 9. A gate electrode 10 is formed in the recess 9. Since the depth of the recess can be controlled even, a threshold voltage value can be uniformed.

Data supplied from the **esp@cenet** database - 12







(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-193224

(43)公開日 平成7年(1995)7月28日


庁内整理番号 FΙ 技術表示箇所 (51) Int.Cl.6 識別記号 HO1L 29/778 21/338 29/812 9171-4M H01L 29/80 H 21/ 306 請求項の数2 OL (全 6 頁) 最終頁に続く 審査請求 有 (21)出願番号 特節平5-330552 (71)出頭人 000004237 日本電気株式会社 平成5年(1993)12月27日 東京都港区芝五丁目7番1号 (22)出廣日 (72)発明者 丸橋 建一 東京都港区芝五丁目7番1号 日本電気株 式会社内 (74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 電界効果トランジスタおよびその製造方法

(57)【要約】

【目的】しきい電圧値が均一の2次元電子ガス電界効果 トランジスタおよびその製造方法を提供する。

【構成】半絶縁性GaAs基板1上に、アンドープGaAsバッファ層2、アンドープIno.2 Gao.8 Asチャネル層3、n型に不純物ドープされたAlo.2Gao.8 As電子供給層4、アンドープIno.5 Alo.5 Asエッチング停止層5、n型に不純物ドープされたGaAsキャップ層を結晶成長する。GaAsキャップ層6上にソース電極7、ドレイン電極8を蒸着及び熱処理アロイ工程により形成する。ここでコハク酸または酒石酸を含むエッチング液により、アンドープIno.5 Alo.5 Asエッチング停止層5上のGaAsキャップ層6を選択的にエッチング除去し、リセス9を形成し、リセス内部にゲート電極10を形成するリセス深さを均っよく制御できるので、しきい電圧値を均一にできる。



10

【特許請求の範囲】

【請求項1】 半絶縁性GaAs基板上に、電子親和力の大きい第1の半導体層と、該第1の半導体層に比べて電子親和力が小さい第2の半導体層がこの順に積層された電界効果トランジスタに於いて、前記第2の半導体層上にInAlAs層と、n型に不純物ドープされたGaAs層とがこの順に積層されていることを特徴とする電界効果トランジスタ。

【請求項2】 半絶縁性GaAs基板上に、電子親和力の大きい第1の半導体層と、該第1の半導体層に比べて電子親和力が小さい第2の半導体層と、InAlAs層と、n型に不純物ドープされたGaAs層とをこの順に積層する工程と、リセス工程とを有し、リセス工程において前記n型に不純物ドープされたGaAs層をコハク酸を含むエッチング液または酒石酸を含むエッチング液により選択的にリセスエッチングを行うこと特徴とする電界効果トランジスタ製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電界効果トランジスタ 20 およびその製造方法に関する。

[0002]

【従来の技術】近年、ヘテロ界面での2次元電子ガスを利用した電界効果トランジスタが、衛星通信、移動体通信等の分野で盛んに利用されるようになっている。電界効果トランジスタの製法に於いては、しきい電圧値を均一に揃えるために選択エッチングを用いたリセス形成法が試みられている。

【0003】GaAs基板に格子整合するAlGaAs /GaAs系では、AlGaAsに対するエッチング速 30 度がG a A s に対するエッチング速度に比べて小さいこ とを利用して、所望の深さまでリセスエッチングを行っ ている。AIGaAs/GaAs系の選択エッチング技 術に関しては数多くの実験報告がなされているが、例え ばジャーナル・オブ・バキューム・サイエンス・テクノ ロジーズ、第B8巻、第5号、1122頁、1990年 (JOURNAL OF VACUUM SCIENC E TECHNOLOGIES, VOL. B8, NO. 5, PP. 1122, 1990) 記載の報告によれば、 クエン酸、過酸化水素水、水からなるエッチング液を用 40 いたもので、Alo.3 Gao.7 Asに対するGaAsの エッチング速度比(選択比)は90となっている。ま た、ジャーナル・オブ・エレクトロケミカル・ソサイテ ィ、ソリッドステート・サイエンス・アンド・テクノロ ジー、第129巻、第10号、2380頁、1982年 (JOURNAL OFELECTROCHEMICA L SOCIETY; SOLID-STATESCIE NCE AND TECHNOLOGY, VOL. 12 9, NO. 10, PP. 2380, 1982) 記載の報 告によれば、アンモニア水、過酸化水素水を混合したエ

ッチング液を用いたものでA 10.16 G a0.84 A s に対するGaAsの選択比は30となっている。

2

【0004】ドライエッチング技術を用いたものでは、例えばジャパニーズ・ジャーナル・オブ・アプライド・フィジックス、第20巻、第11号、L847頁、1981年(JAPANESE JOURNAL OF APPLIED PHYSICS, VOL 20, NO. 11, PP. L 847, 1981)に記載されている。この例では、HeとCC12 F2 の混合ガスを用いており、A10.3 Ga0.7 Asに対するGaAsの選択比は200となっている。

【0005】AIGaAs/GaAs間にエッチング停 止層としてA1組成の大きいAIGaAs層を挿入し、 クエン酸を含むエッチング液で選択エッチングを行う方 法は、ジャーナル・オブ・エレクトロニック・マテリア ルズ、21巻、第1号、9頁、1982年 (JOURN AL OF ELECTRONIC MATERIAL S, VOL. 21, NO. 1, PP. 9, 1982) に 記載されている。図5は、この選択エッチング法を用い て製作された2次元電子ガス電界効果トランジスタの要 部断面構造を示す引用図である。この図ではエッチング 停止層として、A1GaAsでも最もA1組成が大きい All Gao As、すなわちAl Asを用いている。A 1 Asエッチング停止層14は、アンドープA10.17G a0.83A3 層13とGaAsキャップ層6の間に配され ている。リセス9は、クエン酸、水、過酸化水素水を混 合したエッチング液によるエッチングで形成される。エ ッチングがエッチング停止層14まで信号すると、エッ チング速度が遅くなるため、リセス深さの高い均一性が 実現される。

【0006】GaAsに対するエッチング停止層としてAllnGaAs層を挿入し、ドライエッチングにて選択エッチングする方法は特開平5-102194号公報に記載されている。図6は、この選択エッチング法を用いて製作されるMESFET(ショットキーゲート電界効果トランジスタ)の製造工程を示す引用図である。この図ではn-AlInGaAsエッチング停止層24は、n-GaAsチャネル層23とn-GaAs層25の間に配されている。リセス29は、例えばCC12F2をエッチングガスとしてRIE(反応性イオンエッチング)法により形成される。エッチングはエッチング停止層24まで進行すると、エッチング速度が遅くなるため、リセス深さの高い均一性が実現でされる。

[0007]

【発明が解決しようとする課題】クエン酸系、アンモニア系などのエッチング液では、AIGAAS/GAASの選択比は十分にとれるもののn型に不純物ドープされたGaAsのエッチング速度が早く(例えば室温で300nm/分以上)、低温にしなければならないなど制御性の確保に留意する必要があった。ドライエッチング法

10

20

3

に於いては、トランジスタの動作層へのダメージにより 特性劣化の問題があった。

[0008]

【課題を解決するための手段】請求項1に記載の電界効果トランジスタは、半絶縁性GaAs基板上に、電子親和力の大きい第1の半導体層と、該第1の半導体層に比べて電子親和力が小さい第2の半導体層がこの順に積層された電界効果トランジスタに於いて、前記第2の半導体層上にInAlAs層と、n型に不純物ドープされたGaAs層とがこの順に積層されていることを特徴とする。

【0009】請求項2に記載の電界効果トランジスタの製造方法は、半絶縁性GaAs基板上に、電子親和力の大きい第1の半導体層と、該第1の半導体層に比べて電子親和力が小さい第2の半導体層と、InAlAs層と、n型に不純物ドープされたGaAs層とをこの順に積層する工程と、リセス工程とを有し、該n型に不純物ドープされたGaAs層をコハク酸を含むエッチング液または酒石酸を含むエッチング液により選択的にリセスエッチングを行うことを特徴とする。

[0010]

【作用】本発明によれば、ドライエッチング法によるリセス形成時のダメージを回避することができる。また、コハク酸または酒石酸を含むエッチング液のGaAsに対するエッチング速度は室温に於いても十分遅いため、リセス深さの制御性を改善することができる。

[0011]

【実施例】本発明の電界効果トランジスタおよびその製造方法の具体例について図面を参照して詳細に説明する.

【0012】(実施例1)図1(a)には、エピタキシャル基板の一例を示す。半絶縁性GaAs基板1畳にアンドープGaAsバッファ層2が200nmの厚さで、アンドープIn0.2 Ga0.8 Asチャネル層3が15nmの厚さで、例えばSiなどの不純物が2×1018cm-3の濃度でドープされたn-GaAsキャップ層6が60nmの厚さで、それぞれ例えば分子線エピタキシャル成長法(MBE)により順次結晶成長されている。

【0013】このエピタキシャル基板上に、図1(b)に示すソース電極7、ドレイン電極8を例えばAlGeとNiの蒸着及びそれに続く熱処理アロイ工程により形成する。

【0014】次にオーミック電極間に、リセス9を形成する。例えば水1リットルに対しコハク酸200グラムの割合で混合したものにアンモニアを加えることでPII 5. 0に調整する。これに過酸化水素水0. 24リットルを加えたものをエッチング液とする。摂氏20度に於いて、このエッチング液を用いたInAlAsとGaAsのエッチング速度の比は1対21である。このときのGaAsのエッチング速度は毎分25nmである。

1

【0015】図3は、エッチング時間とエッチング量の 関係を示している。本実施例に於いて、キャップ層がエッチングにより除去される時間を100%とすれば、エッチング停止層がすべて除去される時間はその70%に あたる。したがって、仮に全体のエッチング時間を13 5%に設定すれば、エッチング液の調合、温度等による エッチング速度の変動が最大35%あったとしても、エッチング量の変動を2nm以内に抑えることができる。 【0016】最後に図1(c)に示すように、リセス内部に例えばTiとPtとAuからなるゲート電極10を 形成する。

【0017】形成された電界効果トランジスタは、In 0.2 Gao.8 Asチャネル層3に形成される量子井戸に 2次元電子ガスが溜まり、この電子キャリアとして動作する。本実施例により製造された電解効果トランジスタのしきい電圧値の標準偏差は30mVと良好な値を示す。本実施例の電界効果トランジスタに於けるソース電極7からIno.2 Gao.8 Asチャネル層3間の寄生抵抗(ソース抵抗)は、ゲート幅1mm換算で0.4 Ωあり、図4に示す従来構造の電界効果トランジスタのソース抵抗とほぼ同じ値である、これはIno.5 Alo.5 Asエッチング停止層5によるソース抵抗の劣化がないことを示している。

【0018】(実施例2)本実施例では、エッチング液の組成を除いて、実施例1と同じ工程で電界効果トランジスタを形成する。

【0019】エッチング液の調合は例えば次の通りである。水1リットルに対し酒石酸160グラムの割合で混合したものにアンモニアを加えることでPH5.0に調 整する。これに過酸化水素水0.17リットルを加えたものをエッチング液とする。摂氏20度に於いて、このエッチング液を用いたInAlAsとGaAsのエッチング速度の比は1対26である。このときのGaAsのエッチング速度は毎分20nmである。

【0020】形成された電界効果トランジスタは、図1に於いて $I_{10.2}$ Ga0.8 Asチャネル層3に形成される量子井戸に2次元電子ガスが溜まり、この電子をキャリアとして動作する。本実施例により製造された電界効果トランジスタのしきい電圧値の標準偏差は28mVと良好な値を示す。本実施例の電界効果トランジスタに於けるソース電極7から $I_{10.2}$ Ga0.8 Asチャネル層3の間の寄生抵抗(ソース抵抗)は、ゲート幅 $I_{10.5}$ MTの、 $I_{10.5}$ MTの

【0021】(実施例3)本実施例に於いては、図1 (b)に示すn-GaAsキャップ層6を選択的にエッチング除去する工程までは、実施例1および実施例2と 50 同じである。この後、図2(a)に示すように、例えば リン酸、過酸化水素水、水からなるエッチング液を用いてアンドープInAlAsエッチング停止層5を除去する。エッチグはn-AlGaAs層4の途中まで進行する。しかしInAlAsエッチング停止層5はn-GaAsキャップ層6に比べて薄いので、リセス深さの均一性を比較的良好に保ちながらリセス形成を行うことができる。最後に図2(b)に示すように、リセス内部に例えばTiとPtとAuからなるゲート電極10を形成する。

【0022】本実施例に於いてはゲート電極はAlGa 10 As電子供給層4上に形成されるため、実施例1および 実施例2に比べて高いショットキ障壁高さが得られる。 したがってゲート電流の抑制、大電流動作等が可能となる。以上、実施例1から実施例3により本発明の具体例を説明した。

【0023】本発明では、InAlAsエッチング停止層のIn組成比、膜厚はここに示したものに限定されない。これらの実施例に於いては、電子供給層の不純物分布は一様ドープとしているが、これに限られるものではなく、例えば深さ方向に階段上に不純物濃度が変化したり、不純物分布を局在させたり(例えばプレーナードープ)、電子供給層とチャネル層との間にアンドープのスペーサ層を設けたりすることなども可能である。さらにInGaAsチャネル層の組成比または深さ方向での組成比分布等に関しても、ここで示したものに限定されない。またチャネル自体へ直接不純物をドープすることもできる。

[0024]

【発明の効果】本発明によれば、電界効果トランジスタのしきい電圧値を均一に制御できる。しかもInAlA 30 sエッチング停止層によりソース抵抗の劣化もない。本発明に於いてはウェットエッチングプロセスを用いているので、ドライエッチングでリセス形成行うときに問題となるダメージによる特性劣化を回避することができる。

【図面の簡単な説明】

【図1】本発明の電界効果トラジスタの製造工程を示す 断面図である。 【図2】本発明の電界効果トランジスタの製造工程を示す断面図である。

【図3】本発明を説明するための図で、リセス形成時の エッチング時間とエッチング量の関係を示した図である。

【図4】選択エッチングを用いない、従来の製造方法で 形成された電界効果トランジスタの要部断面構造を示す 図である。

【図5】従来例として引用した電界効果トランジスタの 要部断面構造を示す図である。

【図6】従来例として引用した別の電界効果トランジス タの製造工程を示す断面図である。


【符号の説明】

- 1 半絶縁性GaAs基板
- 2 アンドープGaAsバッファ層
- 3 アンドープ I no. 2 Gao. 8 Asチャネル層
- 4 n-A10.2 Ga0.8 As電子供給層
- 5 アンドープ I n0.5 A 10.5 A sエッチング停止


層


- 20 6 nーGaAsキャップ層
 - 7 ソース電極
 - 8 ドレイン電極
 - 9 リセス
 - 10 ゲート電極
 - 11 アンドープAI0.17Ga0.83As層
 - **12** 不純物ドープ
 - 13 アンドープA 10.17G a 0.83A s層
 - 14 AIAsエッチング停止層
 - 21 半絶縁性GaAs基板
 - 22 アンドープGaAsバッファ層
 - 23 n-GaAsチャネル層
 - 24 n-AllnGaAsエッチング停止層
 - 25 n-GaAs層
 - 26 n+ GaAsコンタクト層
 - 27 ソース電極
 - 28 ドレイン電極
 - 29 リセス
 - 30 ゲート電極

【図3】



【図4】





4

フロントページの続き

(51) Int. Cl. 6 識別記号 庁内整理番号 F I 技術表示箇所

H 0 1 L 21/306

21/308 C

9171-4M HO1L 29/80 F